RDL(Re-Distribution Layer) : 칩 위에 외부와 전기적으로 연결되는 패드를 재배열
이미 형성된 본딩 패드를 금속층을 더 형성하여 원하는 위치에 다시 형성하는 것 이 목적
Flip Chip 패키지 : 솔더 범프를 웨이퍼에 형성하여 패키지 공정 진행
솔더 범프 : 칩을 플립칩 본딩 방식으로 기판에 연결하거나 회로기판에 직접 접속하기 위한 전도성 돌기
칩에 형성된 범프가 뒤집혀서 서프스트레이트 등에 부착됨(Interconnection 기술_전기 접속)
신호 전달 경로가 짧고 칩의 한면에 기판과 연결할 수 있는 패드를 공급할 수 있음
플립 칩 위에 형성된 솔더는 WLCSP의 솔더볼 보다 매우 작아 솔더 범프라고도 불린다 => 열 팽창 등의 스트레스를 보장할 수 없어 솔더 접합부 신뢰성 보장을 위해 플립 칩 범프는 Polymer 계열의 Underfill 재료를 범프에 채워넣어 스트레스를 분산해야 한다
WLCSP : 서브스트레이트 등 매개체 없이 웨이퍼 위에 배선과 솔더볼을 형성하여 패키지 완성
Fan-in : 웨이퍼 위에 바로 배선, 절연층, 솔더 볼을 부착함
매개체 없이 솔더 볼이 칩 위에 붙어 칩 크기가 패키지 크기가 됨(웨이퍼를 공정 중간에 자르지 않고 패키지 공정 이후 자르기 때문)
매개체 없이 솔더 볼이 칩에 붙어 전기적 전달 경로가 짧음
실리콘 칩이 그대로 배치키되어 보호 기능이 약함
새로운 칩이 개발되면 칩 크기가 달라져 기존 패키지 테스트 인프라 사용이 불가
Fan-out : 칩을 재배열하여 몰딩 웨이퍼로 만들어 칩보다 큰 패키지에 웨이퍼 레벨 공정으로 배선 형성 후 솔더 볼을 부착
패키지 공정 전에 칩을 먼저 자르고 칩을 Carrier에 재배열하고 칩과 칩 사이에 EMC 재료를 채워 웨이퍼 형태를 만든다 -> 웨이퍼를 캐리어에서 떼어내고 웨이퍼 레벨 공정 진행 후 절단
전기적 특성이 좋다
기존 패키지 테스트 인프라 사용 가능(칩 재배열 시 칩 간의 간격을 조절하여 패키지 크기를 조절할 수 있음)
TSV(Through Si Via) 패키지 : 실리콘 관통 전극을 통해 적층된 칩의 내부를 연결해주는 패키지
아래에서 TSV 설명 참고
반도체 패키지 적층에 따른 구분
패키지 적층
패키지 자체를 수직으로 적층하여 만든 패키지로 테스트가 완료된 패키지를 적층
Rework이 쉽다 : 적층 후 테스트를 통해 패키지가 불량이라면 양품 패키지로 교환
크기가 크고 신호 전달 경로가 길어 전기적 특성의 성능이 떨어진다
칩 적층
하나의 패키지에 여러 칩을 수직으로 적층하거나 수평으로 붙여 넣는 방법
패키지 적층과 반대로 작은 크기의 패키지 구성이 가능하고 전기적 신호 전달 경로가 짧다
한개의 칩만 불량이라도 패키지 전체를 버려야하는 단점이 있음(수율이 좋지 않다)
용량은 늘고 패키지 두께는 늘지 않기 위해 두께를 더 얇게 해야함
TSV
칩 적층 시, 칩에 구멍을 뚫어 전도성 재료인 금속 등으로 채워 수직으로 칩을 연결하는 기술
TSV : 실리콘을 뚫어서 전도성 재료로 채운 전극
칩과 칩, 칩과 서브스트레이트를 연결하는 것이 아닌 TSV로 연결하는 방식
적층 시에는 칩 단위 공정을 하지만 적층 전에 TSV를 만들고 적층 연결을 위해 솔더 범프를 형성하는 공정을 웨이퍼 레벨로 진행함
TSV 장점 : 성능 / 패키지 크기
패키지 크기 : 적층된 칩의 옆면에 와이어가 없어 연결공간이 필요하지 않고 복잡한 와이어도 없다
성능 : 위에서 아래로 전기 신호 전달 시 TSV를 이용해 바로 아래로 신호 전달이 됨(와이어 이용시 : 위 칩에서 서브스트레이트를 거져 아래 칩으로 전달됨)
HBM
DRAM에서 핀의 갯수를 늘릴 수 있어 개발된 메모리로 핀의 갯수는 동시에 내보낼 수 있는 정보 bit 수를 의미
현재 HBM의 경우 x1024로 더 많은 정보를 동시에 보낼 수 있음
반 패키지 제품인 HBM을 시스템 업체에 보내어 인터포저를 사용하여 로직 칩을 붙여 2.5D 패키지를 만듦(SiP : System in Package) => HBM + 로직칩
Interposer : 인터포저(Interposer) : 2.5D 패키지에는 HBM과 로직칩의 IO범프수가 너무 많아서 서브스트레이트에 그를 대응하는 패드를 만들 수 없다. 때문에 웨이퍼 공정을 통해서 HBM과 로직칩을 대응할 수 있는 패드와 금속 배선을 만들어 HBM, 로직칩을 붙일 수 있게 한 것이 인터포저이다. 이 인터포저는 TSV로 다시 서브스트레이트에 직접 연결된다.
반도체 패키지 해석
구조 해석 : 패키지의 휨, 솔더 접합부 신뢰성, 패키지 강도
열 해석
전기 해석
구조해석
휨 해석 : 패키지 공정 중 온도 인가 및 상온으로 돌아오면서 재료 간의 열팽창 계수 차이에 따라 패키지가 휘어지고 불량이 될 수 있음
솔더 접합부 신뢰성 : 솔더 접합부의 신뢰성 분석으로 패키지 구조 개선 및 재료 개선이 필요함
솔더 : 반도체 패키지와 PCB 기판 사이 기계적/전기적 역할 수행
강도 해석 : 외부로부터 칩을 보호하기 위해 외력에 대한 강건성을 가진 패키지 필요
열해석
전력 소모로 발생하는 열에 대해 적절한 냉각 시스템으로 특정 수준 이하 온도 유지가 필요하다
전기 해석
칩의 고속화 및 고밀도화로 반도체 전체 제품 특성 만족을 위해 패키지 상태에서 정확한 전기해석이 필요하다
전기해석 모델을 만들어 데이터 전송 타이밍과 신호품질, 형태 정확성을 예측한다 => RLGC모델
